请说出VHDL的实体ENTITY中，外部信号端口模式的种类

在VHDL语言中,实体ENTITY的外部信号端口可以声明为多种模式,常见的有:

1. in:输入模式,用于接收外部输入信号,该端口不能在实体内被赋值,它是只读的。

2. out:输出模式,用于产生外部输出信号,该端口的信号必须在实体内被赋值,它是只写的。

3. inout:输入输出模式,既可以接收外部输入信号,也可以产生外部输出信号,该端口既可以被赋值,也可以被读出,它是读写的。

4. buffer:缓冲模式,该端口的外部连接视为输入,而实体内部可视为输出,它在实体内外具有两种截然不同的性质,在实体外只具有读性质,在实体内只具有写性质。

5. linkage:链接模式,该端口在架构层面与某外部信号相关联,但在数据传输上与该外部信号无关,通常用于具有亲缘关系的多个设计模块之间的关联。

6. inout bus:总线输入输出模式,用于多位并行数据的读写,可以接收和发送多个输入输出位。

7. bus:总线模式,代表多个输入输出位的集合,通常用于连接8位、16位或更高位的并行总线。

以上就是VHDL语言中外部信号端口的常用模式,利用这些模式可以充分表达数字电路的输入输出特性,实现模块间的信号连接和交互。

希望此介绍对学习VHDL语言有所帮助。如果有任何其他问题,欢迎再次咨询。