这种分频方式怎么用verilog实现？

仿真结果显示,clk_out的周期是clk的周期的25000000倍,效果正确。